logo EDITE Adrien BLANCHARDON
Identité
Adrien BLANCHARDON
État académique
Thèse soutenue le 2015-09-15
Sujet: Synthèse d'architecture de FPGA tolérant aux défauts
Direction de thèse:
Encadrement de thèse:
Laboratoire:
Voisinage
Ellipse bleue: doctorant, ellipse jaune: docteur, rectangle vert: permanent, rectangle jaune: HDR. Trait vert: encadrant de thèse, trait bleu: directeur de thèse, pointillé: jury d'évaluation à mi-parcours ou jury de thèse.
Productions scientifiques
oai:hal.archives-ouvertes.fr:hal-00987369
Générateur d'Architecture de FPGA
Dans le cadre du projet Robust FPGA, qui traite de la tolérance aux défauts, nous sommes amenés à créer notre propre architecture FPGA. Il existe plusieurs types d'architecture (mesh, Tree et mesh of tree FPGA) qui présentent chacune leurs avantages. Nous allons donc étudier l'impact de l'architecture sur la robustesse selon divers paramètres (nb I/O, nb CLB etc...), il faut donc pouvoir facilement jouer sur les paramètres de l'architecture d'où la nécessité du générateur.
Colloque GDR SOC-SIP Colloque GDR SOC-SIPconference proceeding 2012
Soutenance
Thèse: Synthèse d'architectures de circuits FPGA tolérants aux défauts.
Soutenance: 2015-09-15
Rapporteurs: Patrick GIRARD    Lorena ANGHEL