logo EDITE Shivam BHASIN
Identité
Shivam BHASIN
État académique
Thèse soutenue le 2011-12-14
Sujet: Logic Level Countermeasures to Secure FPGA based Designs
Direction de thèse:
Encadrement de thèse:
Laboratoire:
Voisinage
Ellipse bleue: doctorant, ellipse jaune: docteur, rectangle vert: permanent, rectangle jaune: HDR. Trait vert: encadrant de thèse, trait bleu: directeur de thèse, pointillé: jury d'évaluation à mi-parcours ou jury de thèse.
Productions scientifiques
doi:10.1145/1873548.1873554
Countering Early Evaluation: An Approach Towards Robust Dual-Rail Precharge Logic
WESS 2010, ACM, Scottsdale, Arizona, USA 2010-10
doi:10.1007/978-3-642-11925-5_14
Unrolling Cryptographic Circuits: A Simple Countermeasure Against Side-Channel Attacks
CT-RSA, Springer LNCS, San Francisco, CA, USA, pp. 195--207 2010-03
oai:hal.archives-ouvertes.fr:hal-00411843
Combined SCA and DFA Countermeasures Integrable in a FPGA Design Flow
ReConFig, IEEE Computer Society, Cancun, Mexico, pp. 213--218 2009-12
doi:10.1109/HST.2009.5225057
Security Evaluation of Different AES Implementations Against Practical Setup Time Violation Attacks on FPGAs
HOST (Hardware Oriented Security and Trust), San Francisco, CA, USA, pp. 15--21 2009-07
Soutenance
Thèse: Contre-mesures au niveau logique pour sécuriser les architectures de crypto-processeurs dans les FPGA
Soutenance: 2011-12-14